개방형 표준 인터페이스 및 RISC-V 프로세서 개발 위한 혁신
코어부터 엣지까지의 특수 목적 아키텍처 개발 촉진

[보안뉴스 엄호식 기자] 스토리지 솔루션 분야 선도기업 웨스턴디지털(스티브 밀리건 CEO)이 12월 3일(현지 시간)부터 6일까지 미국 캘리포니아에서 열리고 있는 ‘리스크-파이브(이하 ‘RISC-V’) 서밋’에서 웨스턴디지털의 자체 RISC-V 개발과 RISC-V 생태계 확장을 지원하는 오픈소스 혁신 3가지를 공개했다.

마틴 핀크 웨스턴디지털 최고기술책임자(CTO)는 기조연설에서 새로운 오픈 소스 ‘RISC-V SweRV 코어(core)’, 네트워크 상의 캐시 일관성(cache coherent) 메모리를 위한 개방형 표준 이니셔티브인 ‘옴니익스텐드(OmniXtend)’, 오픈 소스 기반의 RISC-V 명령 집합 시뮬레이터(instruction set simulator, 이하 ‘ISS’) ‘SweRV ISS’ 등의 공개 계획을 발표했다.


▲RISC-V SweRV 코어[이미지=웨스턴디지털]

이번 혁신을 통해 빅데이터 및 패스트 데이터(Fast Data) 환경을 위한 새로운 개방형 특수 목적 컴퓨팅 아키텍처의 개발이 가속화될 것으로 기대된다. 웨스턴디지털은 유관 분야에 대한 다양한 전략적 투자, 파트너십 구축 등 RISC-V 생태계 발전을 적극 지원해오고 있으며, 자사의 프로세서 코어 10억 개를 RISC-V 아키텍처로 전환한다는 계획또한 발표 이후 약 1년간 구체적인 진전이 이뤄지고 있다.

핀크 CTO는 “빅데이터와 패스트 데이터가 급증함에 따라 오늘날 광범위한 데이터 집약적 애플리케이션에서 데이터의 진정한 가치를 도출하기 위해서는 특수 목적 기술이 필수적”이라며, “웨스턴디지털의 SweRV 코어 및 새로운 캐시 일관성 패브릭 이니셔티브는 데이터를 프로세싱 능력에 보다 근접하게 함으로써 그 실현 가능성을 제시한다. 웨스턴디지털은 오픈 소스 커뮤니티에 대한 면밀한 지원과 RISC-V 이니셔티브에 대한 지속적인 공헌을 통해 협력적 혁신을 이끌고 데이터가 주도하는 새로운 발견을 가속화할 것”이라고 말했다.

RISC-V는 개방성 및 확장성을 갖춘 명령어 집합 아키텍처로, 코어 데이터센터부터 원격, 모바일 시스템 엣지에서 모두 급증하고 있는 빅데이터 및 패스트 데이터 애플리케이션과 워크로드의 다양성을 지원한다. RISC-V는 기존의 표준화된 범용 컴퓨팅 아키텍처에 대한 대안으로, 개방형 표준 인터페이스를 통해 전용 프로세싱, 메모리 중심 솔루션, 고유 스토리지, 유연한 상호 연결 애플리케이션 등을 지원할 수 있다.

웨스턴디지털은 투-웨이(2-way) 슈퍼스칼라(superscalar, 한 사이클 동안 여러 명령어를 동시에 처리할 수 있는 설계) 구조의 새로운 ‘RISC-V SweRV 코어’를 오픈소스로 공개할 계획이다.

웨스턴디지털의 RISC-V SweRV 코어는 32비트의 9단계 파이프라인(pipeline) 코어로, 다중 명령을 한꺼번에 불러오고 동시에 실행함으로써 프로그램 구동 시간을 단축시킬 수 있다. 컴팩트한 폼 팩터에 인오더 방식으로 설계됐으며, 4.9CoreMarks/Mhz(코어마크 메가헤르츠)1속도로 구동된다. 전력 효율적인 설계로 28mm CMOS 프로세스 기술 기반 최대 1.8Ghz(기가헤르츠)의 클록 속도를 제공한다. 웨스턴디지털은 SweRV 코어를 플래시 컨트롤러, SSD 등 다양한 임베디드 제품의 자체 설계 시 사용할 계획이다. 이번 새로운 코어의 소스 공개를 통해 사물인터넷(IoT), 보안 프로세싱, 산업용 제어 및 기타 새로운 데이터 중심 애플리케이션의 개발이 가속화될 것으로 기대된다.

웨스턴디지털의 ‘옴니익스텐드(OmniXtend)’는 이더넷(Ethernet) 패브릭 상에서 캐시 일관성 메모리를 제공하기 위해 개발된 새로운 개방형 접근법이다. 옴니익스텐드는 메모리 중심 시스템 아키텍처로, 프로세서, 머신 러닝 가속기, GPU, FPGA(프로그래머블 반도체) 및 기타 구성요소에 접근하고 데이터를 상호 공유할 수 있는 개방형 표준 인터페이스를 제공한다. 이는 지속성 메모리(persistent memory)를 프로세서에 효율적으로 부착하는 개방형 솔루션으로서 컴퓨팅, 스토리지, 메모리, 입출력(I/O) 구성요소 등을 모두 연결하는 미래형 패브릭에 대한 잠재적 지원도 제공한다.

또한, RISC-V 코어에 사용할 수 있는 테스트 벤치 일체를 지원하는 오픈 소스화된 ‘SweRV ISS’도 선보였다. ISS란 프로세서의 명령어 실행을 시뮬레이션하는 컴퓨터 프로그램을 뜻한다. 특히 SweRV ISS는 인터럽트, 버스 오류 등 외부 이벤트를 모델화해 RISC-V 코어가 제대로 작동할 수 있도록 보장해준다. 웨스턴디지털의 SweRV 코어 역시 SweRV ISS를 통해 100억 개가 넘는 명령어를 실행하는 엄격한 시뮬레이션을 거쳐 검증됐다. 웨스턴디지털은 SweRV 코어와 SweRV ISS가 함께 오픈 소스 명령어 집합 아키텍처를 향한 업계의 전환을 가속화할 것으로 기대하고 있다.

마리오 모랄레스 IDC 구현기술 및 반도체 부문 프로그램 부사장은 “속도나 공급에만 집중했던 무차별한 컴퓨팅은 엣지 및 엔드포인트 컴퓨팅에서 더 이상 성공의 공식이 될 수 없다. 실시간 처리 및 추론을 위해 보다 많은 데이터가 엣지로 이동하면서, 인공지능이나 사물인터넷과 같이 까다롭고 역동적이기까지 한 애플리케이션 워크로드의 요구사항을 충족하기 위해서는 각각의 특성에 맞게 설정할 수 있는 아키텍처가 필요하다”며, “앞으로는 전력 효율성, 설정 가능성, 저전력이 엣지 및 엔드포인트 컴퓨팅 아키텍처의 주요한 선택 기준이 될 것”이라고 설명했다.

웨스턴디지털의 SweRV 코어는 내년 1분기 중 출시될 예정이며, 보다 자세한 정보는 공식 웹사이트에서 확인할 수 있다.
[엄호식 기자(eomhs@boannews.com)]

<저작권자: 보안뉴스(www.boannews.com) 무단전재-재배포금지>